[1]时龙兴,陆生礼,桑爱兵,等.基于Verilog HDL的数字集成电路高层设计环境[J].东南大学学报(自然科学版),1996,26(3):29-34.[doi:10.3969/j.issn.1001-0505.1996.03.007]
 Shi Longxing,Lu Shengli,et al.High Level Design Environment for Digital Integrated Circuit Based on Verilog HDL[J].Journal of Southeast University (Natural Science Edition),1996,26(3):29-34.[doi:10.3969/j.issn.1001-0505.1996.03.007]
点击复制

基于Verilog HDL的数字集成电路高层设计环境()
分享到:

《东南大学学报(自然科学版)》[ISSN:1001-0505/CN:32-1178/N]

卷:
26
期数:
1996年第3期
页码:
29-34
栏目:
电子科学与工程
出版日期:
1996-05-20

文章信息/Info

Title:
High Level Design Environment for Digital Integrated Circuit Based on Verilog HDL
作者:
时龙兴陆生礼桑爱兵孙大有
东南大学国家ASIC系统工程技术研究中心
Author(s):
Shi Longxing; Lu Shengli; Sang Aibing; Sun Dayou
National ASIC System E & T Research Center, Southeast University, Nanjing 210018
关键词:
硬件 数据 控制 综合/行为驱动
分类号:
TN79
DOI:
10.3969/j.issn.1001-0505.1996.03.007
摘要:
基于VerilogHDL硬件描述语言以及VerilogCL模拟器,建立了从行为描述到寄存器传输级设计生成的数字集成电路高层设计环境,重点介绍了功能单元库的建立、目标硬件结构构成、排序与硬件配置.最后给出了一个设计实例..

相似文献/References:

[1]汝小刚,孙志挥.一个专用DSS的设计与实现[J].东南大学学报(自然科学版),1989,19(5):94.[doi:10.3969/j.issn.1001-0505.1989.05.014]
 Ru Xiaogang (College of Management) Sun Zhihui (Department of Computer Science and Engineering).Design and Implementation of a Specitic DSS[J].Journal of Southeast University (Natural Science Edition),1989,19(3):94.[doi:10.3969/j.issn.1001-0505.1989.05.014]
[2].90°喷管的初步试验[J].东南大学学报(自然科学版),1965,7(2):115.[doi:10.3969/j.issn.1001-0505.1965.02.008]
 Some Experiments on the Quadrant Orifice INSTRUMENTATION GROUP OF THE RESEARCH CABINET № 2[J].Journal of Southeast University (Natural Science Edition),1965,7(3):115.[doi:10.3969/j.issn.1001-0505.1965.02.008]

更新日期/Last Update: 2013-04-14